# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-133742

(43)Date of publication of application: 12.05.2000

(51)Int.CI.

H01L 23/12 HO1L 21/52

(21)Application number: 10-302399

(22)Date of filing:

23.10.1998

(71)Applicant : HITACHI LTD

(72)inventor: SUWA MOTOHIRO

MIWA TAKASHI NOSE FUJIAKI


# (54) PACKAGE SUBSTRATE, SEMICONDUCTOR DEVICE USING THE SAME, AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent peeling of a semiconductor chip from a package substrate by improving the adhesive property between

the chip and substrate.

SOLUTION: An electrode 7 which gives a bias to the rear surface of a semiconductor chip is set up in the central part on the surface of the package base 2 of a package substrate 1. An annular opening 12 is made through an insulating film (first insulating film) 8 formed on the surface of the electrode 7. Then another insulating film (second insulating film) 9 is formed on the surface of the insulating film 8 in the annular openings 12.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision

of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

### 2000-133742

# PACKAGE SUBSTRATE, SEMICONDUCTOR DEVICE USING THE SAME, AND ITS MANUFACTURE

### \* NOTICES \*

JPO and NCIP1 are not responsible for any

damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

### CLAIMS

### [Claim(s)]

[Claim 1] The package substrate characterized by installing the electrode which gives bias in the rear face of a semiconductor chip, installing ring-like opening in the 1st insulator layer currently formed in the front face of said electrode, and installing the 2nd insulator layer in the center section of the front face of the package base on the front face of said 1st insulator layer inside said opening.

[Claim 2] It is the package substrate which is a package substrate according to claim 1, and is characterized by opening of the shape of said ring being circular ring-like opening.

[Claim 3] The package substrate characterized by installing the electrode which gives bias in the rear face of a semiconductor chip, installing opening in the center section of the 1st insulator layer currently formed in the front face of said electrode, and installing the 2nd insulator layer in the center section of the front face of the package base on the front face of said 1st insulator layer of the outside of said opening.

[Claim 4] It is the package substrate which is a package substrate according to claim 3, and is characterized by the flat-surface configuration of said opening being circular, and the flat-surface configuration of said 2nd insulator layer being a flat-surface configuration smaller than the flat-surface configuration of said semiconductor chip.

[Claim 5] It is the package substrate which it is a package substrate given in any 1 term of claims 1-4, and said electrode has a flat-surface configuration smaller than the flat-surface configuration of said semiconductor chip, and is characterized by said package substrate being a BGA substrate or a PGA substrate.

[Claim 6] The semiconductor device characterized by the semiconductor chip having intervened and pasted up electroconductive glue on any 1 term of claims 1-5 using the package substrate of a publication on the 2nd insulator layer in the front face of the package base, and the outcrop of an electrode which gives bias to the rear face of a semiconductor chip.

[Claim 7] It is the semiconductor device which is a semiconductor device according to claim 6, and is characterized by said electroconductive glue being what has a flat-surface configuration smaller than the flat-surface configuration of said semiconductor chip.

[Claim 8] Using a package substrate given in any 1 term of claims 1.5, on the 2nd insulator layer in the front face of the package base, and the outcrop of an electrode which gives bias to the rear face of a semiconductor chip a semiconductor chip The manufacture approach of the semiconductor device characterized by having the process which intervenes and pastes up electroconductive glue, the process which embeds an insulating layer between said package bases and said semiconductor chips, and the process which forms the insulating layer for a package on said package base.

[Claim 9] It is the manufacture approach of the semiconductor device characterized by making into the insulating layer of a different ingredient from the insulating layer for said package said insulating layer which is the manufacture approach of a semiconductor device according to claim 8, and is embedded between said package bases and said semiconductor chips, or making it into the insulating layer which consists of the same ingredient as the insulating layer for said package.

### DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] About the semiconductor device which used a package substrate and it, and its manufacture approach, especially, this invention can improve the adhesive property of a semiconductor chip and a package substrate, and relates to the package substrate which can prevent exfoliation with a semiconductor chip and a package substrate, the semiconductor device using it, and its manufacture approach.

[0002]

[Description of the Prior Art] By the way, this invention person examined the semiconductor device which used a package substrate and it. The following is the

technique examined by this invention person, and the outline is as follows.

[0003] That is, in semiconductor integrated circuit equipments, such as the latest LSI (Large Scale Integrated Circuit), when used for the workstation, the personal computer, etc., many pin-ization is needed with improvement in the engine performance, and the thing of BGA (ball grid array) or the package structure of CSP (chip size package) is adopted.

[0004] In this case, in the BGA substrate as a package substrate, semiconductor chips, such as an LSI chip, are carried in the center section of a BGA substrate, and the bonding pad (electric terminal on a chip) of a semiconductor chip and the pad (pad set as the edge of each side of a BGA substrate) of a BGA substrate are electrically connected by the bonding wire.

[0005] Moreover, when it is required to connect the rear face and BGA substrate of a semiconductor chip electrically, the rear face and BGA substrate of a semiconductor chip are pasted up using the silver paste, and the rear face of a semiconductor chip and the electrode of a BGA substrate are connected electrically.

[0006] In addition, as reference with which the semiconductor device which is using the BGA substrate mentioned above is indicated, there are some which are indicated by JP.8-288316,A, for example.

### [0007]

[Problem(s) to be Solved by the Invention] However, in the case of the semiconductor device which is using the BGA substrate mentioned above, since a silver paste does not have enough bond strength, the trouble that exfoliation between a semiconductor chip and a BGA substrate occurs is in a BGA substrate by the heat history and the heat cycle test when attaching a globular form pewter ball.

[0008] Moreover, if a semiconductor chip and a BGA substrate exfoliate, by the further temperature cycle, the solder resist around a semiconductor chip would fracture and the trouble that wiring in the BGA substrate arranged at the lower part of a semiconductor chip is disconnected will have occurred.

[0009] Therefore, in the semiconductor device indicated by aforementioned JP,8-288316,A, there is a thing of the mode which has prepared the metal pattern and solder resist of the almost same size as a semiconductor chip side in the near opposite side which the semiconductor chip has fixed to the BGA substrate. The curvature of a BGA substrate is prevented, it is supposed by this mode that it can prevent that a semiconductor chip exfoliates from a BGA substrate, and it is indicated that a reliable semiconductor device is obtained.

[0010] However, the trouble that a globular form pewter ball except ground potential

cannot be installed inside the metal pattern mentioned above occurs as a result of examination of this invention person. Moreover, in order to take the bias of the rear face of a semiconductor chip, the trouble that the size of a BGA substrate will become large occurs by having connected the electrode of the periphery of the solder resist by the side of the rear face of a semiconductor chip, and the root face of the semiconductor chip in a BGA substrate with electroconductive glue.

[0011] The purpose of this invention can improve the adhesive property of a semiconductor chip and a package substrate, and is to offer the package substrate which can prevent exfoliation with a semiconductor chip and a package substrate, the semiconductor device using it, and its manufacture approach.

[0012] The other purposes and the new description will become clear from description and the accompanying drawing of this specification along [ said ] this invention.
[0013]

[Means for Solving the Problem] It will be as follows if the outline of a typical thing is briefly explained among invention indicated in this application.

[0014] That is, the electrode with which the package substrate of (1). this invention gives bias in the center section of the front face of the package base at the rear face of a semiconductor chip is installed, ring-like opening is installed in the 1st insulator layer currently formed on the surface of the electrode, and the 2nd insulator layer is installed on the front face of the 1st insulator layer inside opening.

[0015] (2) The electrode with which the package substrate of this invention gives bias in the center section of the front face of the package base at the rear face of a semiconductor chip is installed, opening is installed in the center section of the 1st insulator layer currently formed on the surface of the electrode, and the 2nd insulator layer is installed on the front face of the 1st insulator layer of the outside of ring-like opening.

[0016] (3) Using the package substrate the above (1) or given in (2), on the 2nd insulator layer in the front face of the package base, and the outcrop of an electrode which gives bias to the rear face of a semiconductor chip, the semiconductor chip intervened electroconductive glue and the semiconductor device of . this invention is pasted up.

[0017] (4) The manufacture approach of the semiconductor device of . this invention uses a package substrate the above (1) or given in (2). A semiconductor chip between the process which intervenes and pastes up electroconductive glue, and the package base and a semiconductor chip on the 2nd insulator layer in the front face of the package base, and the outcrop of an electrode which gives bias to the rear face of a

semiconductor chip It has the process which embeds an insulating layer, and the process which forms the insulating layer for a package on the package base.

[0018] [Embodiment of the Invention] Hereafter, the gestalt of operation of this invention is explained to a detail based on a drawing. In addition, what has the same function in the complete diagram for explaining the gestalt of operation attaches the same sign, and duplication explanation is omitted.

[0019] (Gestalt 1 of operation) <u>Drawing 1</u> is the outline top view showing the package substrate which is the gestalt 1 of operation of this invention. <u>Drawing 2</u> is the outline sectional view showing the A·A view cross section in <u>drawing 1</u>.

l0020] As shown in <u>drawing 1</u> and <u>drawing 2</u>, the package substrate 1 of the gestalt of this operation is a BGA (ball grid array) substrate, and the pewter ball (ball) as an external terminal is arranged at the rear face of the square package base 2. In addition, it can consider as the PGA (pin grid array) substrate which is the thing of the structure of the package substrate which changed the pewter ball into the pin line of an electric-wire condition as other modes of the package substrate 1 of the gestalt of this operation.

[0021] As for the package substrate 1 of the gestalt of this operation, the wiring layers 3, such as a wiring layer for signals, are installed in the interior, the square front face, and square rear face of the package base 2. It connects with the wiring layer 3 electrically, the wiring layer 4 of the shape of a plug currently embedded in the through hole is contained, and the insulator layer intervenes between each wiring layers 3. Two or more pads 5 for external electrodes are arranged each side in the circumference of the front face of the package base 2. The wiring layer 6 by which the pewter ball as an external terminal is electrically connected to the rear face of the package base 2 is arranged. Moreover, the insulator layer (the 1st insulator layer) 8 for insulation-izing front faces, such as the wiring layer 3 currently installed in the front face and rear face of the package base 2 and 6, is installed.

[0022] In this case, the opening 10 for exposing a part of front face of the pad 5 for external electrodes is installed in the insulator layer (the 1st insulator layer) 8 of the field where the pad 5 for external electrodes is arranged. Moreover, the opening 11 for exposing a part of front face of the wiring layer 6 is installed in the insulator layer 8 of the field where the wiring layer 6 to which the pewter ball as an external terminal is connected electrically is arranged. In addition, various modes can be used for the component in the package substrate 1 of the gestalt of this operation mentioned above, and its gestalt.

[0023] Next, the configuration used as the description of the package substrate 1 of the gestalt of this operation is explained.

[0024] First, the electrode 7 with which the package substrate 1 of the gestalt of this operation gives bias to the center section of the front face of the square package base 2 at the rear face of a semiconductor chip is installed. In this case, the electrode 7 which gives bias to the rear face of a semiconductor chip has a flat-surface configuration smaller than the flat-surface configuration of a semiconductor chip. Moreover, the insulator layer (the 1st insulator layer) 8 for insulation-izing front faces, such as a wiring layer 3, an electrode 7, etc. which are installed in the front face of the package base 2, is installed in the front face of the electrode 7 which gives bias to the rear face of a semiconductor chip.

[0025] Moreover, the ring-like opening 12 is installed in the insulator layer (the 1st insulator layer) 8 arranged on the front face of the electrode (electrode which gives bias to the rear face of a semiconductor chip) 7 with which the package substrate 1 of the gestalt of this operation is installed in the center section of the front face of the square package base 2. In this case, let opening 12 of the shape of a ring in the package substrate 1 of the gestalt of this operation be circular ring-like opening.

[0026] Moreover, the insulator layer (the 2nd insulator layer) 9 is formed in the front face of the insulator layer 8 inside the ring-like opening 12 (the 1st insulator layer). Therefore, the insulator layer inside the opening 12 of the shape of a ring on an electrode 7 is made into the condition of the insulator layer of a larger condition than the thickness of an insulator layer (the 1st insulator layer) 8. Let thickness of an insulator layer (the 2nd insulator layer) 9 be the same as that of the thickness of an insulator layer (the 1st insulator layer) 8, or a value beyond it as a result of examination of this invention person.

[0027] In this case, it can apply the mode which can be formed using the same production process as an insulator layer (the 1st insulator layer) 8, an insulator layer (the 2nd insulator layer) 9 being able to consist of an organic compound insulator which consists of an inorganic insulator layer or resin film etc. which consists of silicon oxide film etc., and being used as the insulator layer which consists of the same ingredient as an insulator layer (the 1st insulator layer) 8 according to a design specification.

[0028] According to the package substrate 1 of the gestalt of this operation, the electrode 7 which gives bias to the rear face of a semiconductor chip is installed in the center section of the front face of the package base 2 with the flat surface configuration smaller than the flat surface configuration of a semiconductor chip. The ring like

opening 12 is installed in the insulator layer (the 1st insulator layer) 8 arranged on the front face of the electrode 7. The insulator layer (the 2nd insulator layer) 9 is formed in the front face of the insulator layer 8 inside the ring-like opening 12 (the 1st insulator layer), and the insulator layer inside the opening 12 of the shape of a ring on an electrode 7 is made into the condition of the insulator layer of a larger condition than the thickness of an insulator layer (the 1st insulator layer) 8.

[0029] Therefore, electroconductive glue is used, and while setting a semiconductor chip to the front face of the package substrate 1 in the condition of having turned immobilization (clinging), the electrode (electrode which is an electrode in the center section of the front face of the package base 2, and gives bias to the rear face of a semiconductor chip) 7 in the package substrate 1, and the rear face of a semiconductor chip are electrically connectable according to the package substrate 1 of the gestalt of this operation, using electroconductive glue.

[0030] According to the package substrate 1 of the gestalt of this operation, moreover, by the ability pasting up a semiconductor chip and the package substrate 1 also on fields other than electroconductive glue using an adhesive high insulating layer The adhesive property of a semiconductor chip and the package substrate 1 can be improved, and it can consider as the package substrate 1 which can prevent exfoliation with a semiconductor chip and the package substrate 1. It is highly efficient and, moreover, the semiconductor device using the package substrate 1 of the gestalt of this operation can be used as a highly reliable semiconductor device.

[0031] (Gestalt 2 of operation) Drawing 3 is the outline top view showing the manufacture approach of the semiconductor device which is the gestalt 2 of operation of this invention. Drawing 4 is the outline sectional view showing the A-A view cross section in drawing 3. Drawing 5 drawing 8 are the outline sectional views showing the manufacture approach of the semiconductor device which is the gestalt 2 of operation of this invention. The manufacture approach of the semiconductor device of the gestalt this operation uses the package substrate 1 of the gestalt 1 of operation mentioned above. The manufacture approach of the semiconductor device of the gestalt this operation is explained using this drawing.

[0032] First, the electroconductive glue 14 which consists of a silver paste etc. is applied to the front face of the insulator layer (the 2nd insulator layer) 9 in the package base 2 of the package substrate 1 of the gestalt 1 of operation mentioned above. In this case, it can consider as the mode which applies electroconductive glue 14 to the center section of the rear face of the semiconductor chips 13, such as an LSI chip, as other modes. Then, after carrying a semiconductor chip 13 on the package substrate 1, heat

treatment is performed and the rear face of a semiconductor chip 13 and the front face of the package substrate 1 are pasted up with electroconductive glue 14. While this sets a semiconductor chip 14 to the front face of the package substrate 1 in the condition of having turned immobilization (clinging), the electrode (electrode which is an electrode in the center section of the front face of the package base 2, and gives bias to the rear face of a semiconductor chip) 7 in the package substrate 1, and the rear face of a semiconductor chip 13 are electrically connected using electroconductive glue 14 (drawing 3 R> 3 and drawing 4).

[0033] In this case, in the package base 2 of the package substrate 1, since the field of the ring-like opening 12 is a sufficiently large field by installing the ring-like opening 12 compared with dispersion in the flow phenomenon of electroconductive glue 14, it can prevent that a flow of electroconductive glue 14 overflows into the outside of the ring-like opening 12. Moreover, overflowing into the outside of the circular ring-like opening 12 can prevent electroconductive glue 14 completely by spreading in a circle configuration by applying the package substrate 1 used as the circular ring-like opening 12 in the ring-like opening 12.

[0034] In the package base 2 of the package substrate 1, moreover, by installing the insulator layer (the 1st insulator layer) 8 and the insulator layer (the 2nd insulator layer) 9 inside the opening 12 of the shape of the ring Since it is in a condition thicker than the insulator layer (the 1st insulator layer) 8 of the outside of the ring-like opening 12, a clearance can be existence ized between the front face of the package base 2 of the outside of the ring-like opening 12, and the rear face of a semiconductor chip 13.

[0035] Then, wirebonding equipment is used and the process which connects electrically the bonding pad as an external electrode in a semiconductor chip 13 and the pad 5 for external electrodes in the package base 2 of the package substrate 1 using the bonding wire 15 which consists of a gold streak or an aluminium wire is performed (drawing 5).

[0036] Next, the process which embeds an insulating layer 16 in the clearance between the package base 2 of the package substrate 1 and a semiconductor chip 13 is performed (drawing 6). In this case, although an insulating layer 16 is an insulating layer which consists of the same ingredient as the closure resin for a package, it can be made into the mode which used the insulating layer of a different ingredient from closure resin as other modes.

[0037] Then, a resin sealing arrangement is used, the process which forms the insulating layer 16 for a package which consists of resin for the closures etc. on the

package base 2 of the package substrate 1 is performed, and a semiconductor chip 13 and a bonding wire 16 are mounting ized by the insulating layer 16 for a package (drawing 7 R>7).

[0038] Next, the pewter ball (ball) 17 which is the ball-like electrode of solder is set to the rear face of the wiring layer 6 in the rear face of the package base 2 of the package substrate 1. In this case, although the package substrate 1 of the gestalt of this operation is a BGA substrate and arranges the pewter ball (ball) 17 as an external terminal at the rear face of the package base 2, it can be used as the PGA substrate which is the thing of the structure of the package substrate which changed the pewter ball 17 into the pin line of an electric-wire condition as other modes of the package substrate 1 of the gestalt of this operation.

[0039] Then, it heat-treats, and it liquefies and some pewter balls 17 are adhesion-ized to the wiring layer [ in / for the pewter ball 17 / the package base 2 of the package substrate 1 ] 6. Next, by finishing heat treatment, the pewter ball 17 is fixed, the pewter ball 17 is turned into the wiring layer 6 of the package substrate 1 adhesion (immobilization), and the pewter ball 17 is electrically connected to the wiring layer 6 in the package base 2 of the package substrate 1 (drawing 8).

[0040] According to the manufacture approach of the semiconductor device of the gestalt this operation, while setting a semiconductor chip 13 to the front face of the package substrate 1 of the gestalt 1 of the operation which used and mentioned electroconductive glue 14 above in the condition of having turned immobilization (clinging), the electrode (electrode which gives bias to the rear face of a semiconductor chip) 7 in the package substrate 1, and the rear face of a semiconductor chip 13 are electrically connected using electroconductive glue 14.

[0041] Therefore, since the field of the ring-like opening 12 is a sufficiently large field by installing the ring-like opening 12 in the package base 2 of the package substrate 1 compared with dispersion in the flow phenomenon of electroconductive glue 14 according to the manufacture approach of the semiconductor device of the gestalt this operation, it can prevent that a flow of electroconductive glue 14 overflows into the outside of the ring-like opening 12. Moreover, overflowing into the outside of the circular ring-like opening 12 can prevent electroconductive glue 14 completely by spreading in a circle configuration by applying the package substrate 1 used as the circular ring-like opening 12 in the ring-like opening 12.

[0042] In the package base 2 of the package substrate 1, moreover, by installing the insulator layer (the 1st insulator layer) 8 and the insulator layer (the 2nd insulator layer) 9 inside the opening 12 of the shape of the ring Since it is in a condition thicker

than the insulator layer (the 1st insulator layer) 8 of the outside of the ring-like opening 12, a clearance can be existence ized between the front face of the package base 2 of the outside of the ring-like opening 12, and the rear face of a semiconductor chip 13.

[0043] According to the manufacture approach of the semiconductor device of the gestalt this operation, it sets at the package base 2 of the package substrate 1. Since it is in a condition thicker than the insulator layer (the 1st insulator layer) 8 of the outside of the ring-like opening 12 by installing the insulator layer (the 1st insulator layer) 8 and the insulator layer (the 2nd insulator layer) 9 inside the opening 12 of the shape of the ring A clearance can be existence-ized between the front face of the package base 2 of the outside of the ring-like opening 12, and the rear face of a semiconductor chip 13. By performing the process which embeds the insulating layer 16 which consists of liquefied resin for the closures etc. in the clearance between the package base 2 of the package substrate 1, and a semiconductor chip 13 By the insulating layer 16 with an adhesive property (adhesive strength) stronger than electroconductive glue 14, since the package base 2 and the semiconductor chip 13 of the package substrate 1 are adhesion-ized, the adhesive property of the package base 2 of the package substrate 1 and a semiconductor chip 13 can be strengthened.

[0044] According to the manufacture approach of the semiconductor device of the gestalt this operation, therefore, by the ability strengthening the adhesive property of the package base 2 of the package substrate 1, and a semiconductor chip 13 Since-izing of the generating phenomenon of unnecessary stress can be extremely carried out [\*\*\*\*] in back processes, such as a heat treatment process, while being able to prevent generating of exfoliation with the package base 2 of the package substrate 1, and a semiconductor chip 13 In back processes, such as a heat treatment process, it can prevent reduction-izing the engine performance and reliability of the package substrate 1 and a semiconductor chip 13.

[0045] Consequently, according to the manufacture approach of the semiconductor device of the gestalt this operation, by having set the semiconductor chip 13 to the package substrate 1 of the gestalt 1 of operation mentioned above, the electrode (electrode which gives bias to the rear face of a semiconductor chip) 7 in the package substrate 1, and the rear face of a semiconductor chip 13 can be electrically connected using electroconductive glue 14, and, moreover, a highly reliable semiconductor device can be manufactured by the high manufacture yield with high performance.

[0046] According to the semiconductor device of the gestalt of this operation, by being what has set the semiconductor chip 13 to the package substrate 1 of the gestalt 1 of

operation mentioned above, while the electrode (electrode which gives bias to the rear face of a semiconductor chip) 7 in the package substrate 1, and the rear face of a semiconductor chip 13 are electrically connectable using electroconductive glue 14, it is highly efficient and, moreover, can consider as a highly reliable semiconductor device. [0047] Furthermore, since the field which connects electrically the electrode (electrode which gives bias to the rear face of a semiconductor chip) 7 in the package substrate 1, and the rear face of a semiconductor chip 13 using electroconductive glue 14 by being what has set the semiconductor chip 13 to the package substrate 1 of the gestalt 1 of operation mentioned above can be made small according to the semiconductor device of the gestalt of this operation, it can consider as the miniaturized semiconductor device. [0048] (Gestalt 3 of operation) Drawing 9 is the outline top view showing the package substrate which is the gestalt 3 of operation of this invention. Drawing 10 is the outline sectional view showing the A-A view cross section in drawing 9.

[0049] As shown in drawing 9 and drawing 10, the electrode 7 with which the package substrate 1 of the gestalt of this operation gives bias to the center section of the front face of the square package base 2 at the rear face of a semiconductor chip is installed. In this case, the electrode 7 which gives bias to the rear face of a semiconductor chip has a flat-surface configuration smaller than the flat-surface configuration of a semiconductor chip. Moreover, the insulator layer (the 1st insulator layer) 8 for insulation izing front faces, such as the wiring layer 3 currently installed in the front face of the package base 2, is installed in the front face of the electrode 7 which gives bias to the rear face of a semiconductor chip.

[0050] Moreover, opening 12a is installed in the center section of the insulator layer (the 1st insulator layer) 8 arranged on the front face of the electrode (electrode which gives bias to the rear face of a semiconductor chip) 7 with which the package substrate 1 of the gestalt of this operation is installed in the center section of the front face of the square package base 2. In this case, although it can be made into good structure if \(\frac{1}{2}\) the package substrate 1 of the gestalt of this operation \(\frac{1}{2}\) circular, it can also make the flat-surface configuration of opening 12a the mode of opening 12a of other structures. [0051] Moreover, the insulator layer (the 2nd insulator layer) 9 is formed in the front face of the insulator layer (the 1st insulator layer) 8 of the outside of opening 12a. In this case, the package substrate 1 of the gestalt of this operation is made into the flat-surface configuration where the flat-surface configuration of an insulator layer (the 2nd insulator layer) 9 is smaller than the flat-surface configuration of a semiconductor chip. Therefore, the insulator layer near the outside of opening 12a on an electrode 7 is made into the condition of the insulator layer of a larger condition than the thickness of

an insulator layer (the 1st insulator layer) 8. Let thickness of an insulator layer (the 2nd insulator layer) 9 be the same as that of the thickness of an insulator layer (the 1st insulator layer) 8, or a value beyond it as a result of examination of this invention person.

[0052] In this case, it can apply the mode which can be formed using the same production process as an insulator layer (the 1st insulator layer) 8, an insulator layer (the 2nd insulator layer) 9 being able to consist of an organic compound insulator which consists of an inorganic insulator layer or resin film etc. which consists of silicon oxide film etc., and being used as the insulator layer which consists of the same ingredient as an insulator layer (the 1st insulator layer) 8 according to a design specification.

[0053] The component which mentioned above the package substrate 1 of the gestalt of this operation is the description, and the other component omits explanation by [ the / as the package substrate 1 of the gestalt 1 of operation mentioned above / same ] being structure.

[0054] According to the package substrate 1 of the gestalt of this operation, the electrode 7 which gives bias to the rear face of a semiconductor chip is installed in the center section of the front face of the package base 2 with the flat-surface configuration smaller than the flat-surface configuration of a semiconductor chip. In the center section of the insulator layer (the 1st insulator layer) 8 arranged on the front face of the electrode 7 Opening 12a is installed and the insulator layer (the 2nd insulator layer) 9 is formed in the front face of the insulator layer 8 near the outside of opening 12a (the 1st insulator layer). The insulator layer near the outside of opening 12a on an electrode 7 is made into the condition of the insulator layer of a larger condition than the thickness of an insulator layer (the 1st insulator layer) 8.

[0055] Therefore, electroconductive glue is used, and while setting a semiconductor chip to the front face of the package substrate 1 in the condition of having turned immobilization (clinging), the electrode (electrode which gives bias to the rear face of a semiconductor chip) 7 in the package substrate 1, and the rear face of a semiconductor chip are electrically connectable according to the package substrate 1 of the gestalt of this operation, using electroconductive glue.

[0056] According to the package substrate 1 of the gestalt of this operation, moreover, by the ability pasting up a semiconductor chip and the package substrate 1 also on fields other than electroconductive glue using an adhesive high insulating layer The adhesive property of a semiconductor chip and the package substrate 1 can be improved, and it can consider as the package substrate 1 which can prevent exfoliation

with a semiconductor chip and the package substrate 1. It is highly efficient and, moreover, the semiconductor device using the package substrate 1 of the gestalt of this operation can be used as a highly reliable semiconductor device.

[0057] (Gestalt 4 of operation) Drawing 11 is the outline top view showing the manufacture approach of the semiconductor device which is the gestalt 4 of operation of this invention. Drawing 12 is the outline sectional view showing the A·A view cross section in drawing 11. Drawing 13 drawing 16 are the outline sectional views showing the manufacture approach of the semiconductor device which is the gestalt 4 of operation of this invention. The manufacture approach of the semiconductor device of the gestalt this operation uses the package substrate of the gestalt 3 of operation mentioned above. The manufacture approach of the semiconductor device of the gestalt this operation is explained using this drawing.

[0058] First, the electroconductive glue 14 which consists of a silver paste etc. is applied to the front face of opening 12a in the package base 2 of the package substrate 1 of the gestalt 3 of operation mentioned above. In this case, it can consider as the mode which applies electroconductive glue 14 to the center section of the rear face of the semiconductor chips 13, such as an LSI chip, as other modes. Then, after carrying a semiconductor chip 13 on the package substrate 1, heat treatment is performed and the rear face of a semiconductor chip 13 and the front face of the package substrate 1 are adhesion ized with electroconductive glue 14. Electroconductive glue 14 is fixed, and while setting a semiconductor chip 13 to the front face of the package substrate 1 in the condition of having turned immobilization (clinging), the electrode (electrode which gives bias to the rear face of a semiconductor chip) 7 in the package substrate 1, and the rear face of a semiconductor chip 13 are electrically connected using electroconductive glue 14 (drawing 11 and drawing 12).

[0059] In the package base 2 of the package substrate 1, in this case, by installing opening 12a and an insulator layer (the 2nd insulator layer) 9 Since the field of opening 12a and an insulator layer (the 2nd insulator layer) 9 is a sufficiently large field compared with dispersion in the flow phenomenon of the electroconductive glue 14 which liquefied by heat treatment It can prevent that a flow of the electroconductive glue 14 which liquefied overflows into fields other than near the outside of an insulator layer (the 2nd insulator layer) 9.

[0060] In the package base 2 of the package substrate 1, moreover, by installing the insulator layer (the 1st insulator layer) 8 and the insulator layer (the 2nd insulator layer) 9 near the outside of opening 12a Since it is in a condition thicker than the insulator layer (the 1st insulator layer) 8 of the other field, a clearance can be

existence ized between the front face of the package base 2 of the outside of an insulator layer (the 2nd insulator layer) 9, and the rear face of a semiconductor chip 13. [0061] Then, wirebonding equipment is used and the process which connects electrically the bonding pad as an external electrode in a semiconductor chip 13 and the pad 5 for external electrodes in the package base 2 of the package substrate 1 using the bonding wire 15 which consists of a gold streak or an aluminium wire is performed (drawing 13).

[0062] Next, the process which embeds the insulating layer 16 which consists of liquefied resin for the closures etc. in the clearance between the package base 2 of the package substrate 1 and a semiconductor chip 13 is performed (drawing 14). In this case, although the insulating layer 16 which consists of liquefied resin for the closures is an insulating layer which consists of the same ingredient as the insulating layer for a package, it can be made into the mode which used the insulating layer of a different ingredient from the insulating layer for a package as other modes.

[0063] Then, a resin sealing arrangement is used, the process which forms the insulating layer 16 for a package which consists of resin for the closures etc. on the package base 2 of the package substrate 1 is performed, and a semiconductor chip 13 and a bonding wire 16 are mounting ized by the insulating layer 16 for a package (drawing 15 R> 5).

[0064] Next, the pewter ball (ball) 17 which is the ball-like electrode of solder is set to the rear face of the wiring layer 6 in the rear face of the package base 2 of the package substrate 1. In this case, although the package substrate 1 of the gestalt of this operation is a BGA substrate and arranges the pewter ball (ball) 17 as an external terminal at the rear face of the package base 2, it can be used as the PGA substrate which is the thing of the structure of the package substrate which changed the pewter ball 17 into the pin line of an electric-wire condition as other modes of the package substrate 1 of the gestalt of this operation.

[0065] Then, it heat-treats, and it liquefies and some pewter balls 17 are adhesion-ized to the wiring layer [ in / for the pewter ball 17 / the package base 2 of the package substrate 1 ] 6. Next, by finishing heat treatment, the pewter ball 17 is fixed, the pewter ball 17 is turned into the wiring layer 6 of the package substrate 1 adhesion (immobilization), and the pewter ball 17 is electrically connected to the wiring layer 6 in the package base 2 of the package substrate 1 (drawing 16).

[0066] According to the manufacture approach of the semiconductor device of the gestalt this operation, while setting a semiconductor chip 14 to the front face of the package substrate 1 of the gestalt 3 of the operation which used and mentioned

electroconductive glue 14 above in the condition of having turned immobilization (clinging), the electrode (electrode which gives bias to the rear face of a semiconductor chip) 7 in the package substrate 1, and the rear face of a semiconductor chip 14 are electrically connected using electroconductive glue 14.

[0067] By installing the insulator layer (the 1st insulator layer) 8 and the insulator layer (the 2nd insulator layer) 9 opening 12a of \*\*, and near [ its ] the outside in the package base 2 of the package substrate 1 Since it is in a condition thicker than the insulator layer (the 1st insulator layer) 8 of the other field, a clearance can be existence ized between the front face of the package base 2 of outsides other than near the outside of an insulator layer (the 2nd insulator layer) 9, and the rear face of a semiconductor chip 13.

[0068] According to the manufacture approach of the semiconductor device of the gestalt this operation, it sets at the package base 2 of the package substrate 1. Since it is in a condition thicker than the insulator layer (the 1st insulator layer) 8 of the other field by installing the insulator layer (the 1st insulator layer) 8 and the insulator layer (the 2nd insulator layer) 9 near the outside of opening 12a A clearance can be existence-ized between the front face of the package base 2 of outsides other than near the outside of an insulator layer (the 2nd insulator layer) 9, and the rear face of a semiconductor chip 13. By performing the process which embeds the insulating layer 16 which consists of liquefied resin for the closures etc. in the clearance between the package base 2 of the package substrate 1, and a semiconductor chip 13 By the insulating layer 16 with an adhesive property (adhesive strength) stronger than electroconductive glue 14, since the package base 2 and the semiconductor chip 13 of the package substrate 1 are adhesion-ized, the adhesive property of the package base 2 of the package substrate 1 and a semiconductor chip 13 can be strengthened.

[0069] Therefore, according to the semiconductor device and its manufacture approach of a gestalt of this operation, the same effectiveness as the semiconductor device of the gestalt 2 of operation mentioned above and its manufacture approach can be acquired.

[0070] As mentioned above, although invention made by this invention person was concretely explained based on the gestalt of implementation of invention, it cannot be overemphasized that it can change variously in the range which this invention is not limited to the gestalt of said operation, and does not deviate from the summary.

[0071] For example, it sets to the semiconductor device and its manufacture approach of this invention, and various semiconductor chips other than an LSI chip can be applied as a semiconductor chip, and it can consider as the semiconductor device which combined MOSFET, CMOSFET, a bipolar transistor, or them as a semiconductor device

[0073]

currently formed in the chip, and can apply to the semiconductor integrated circuit equipment and its manufacture approach of an MOS mold, a CMOS mold, a BiMOS mold, or a BiCMOS mold.

[0072] Moreover, the semiconductor device and its manufacture approach of this invention are applicable to the semiconductor integrated circuit equipment and its manufacture approach of the versatility which has memory systems, such as DRAM (Dynamic Random Access Memory), SRAM (Static Random Access Memory), etc. which use MOSFET, CMOSFET, BiCMOSFET, etc. as a component, or a logic system.

[Effect of the Invention] It will be as follows if the effectiveness acquired by the typical thing among invention indicated in this application is explained briefly.

[0074] (1) According to the package substrate of . this invention, the electrode which gives bias to the rear face of a semiconductor chip is installed in the center section of the front face of the package base with the flat-surface configuration smaller than the flat-surface configuration of a semiconductor chip. Ring-like opening is installed in the insulator layer (the 1st insulator layer) arranged on the front face of the electrode. The insulator layer (the 2nd insulator layer) is formed in the front face of the insulator layer inside ring-like opening (the 1st insulator layer), and the insulator layer inside opening of the shape of a ring on an electrode is made into the condition of the insulator layer of a larger condition than the thickness of an insulator layer (the 1st insulator layer).

[0075] Therefore, electroconductive glue is used, and while setting a semiconductor chip to the front face of a package substrate in the condition of having turned immobilization (clinging), the electrode (electrode which gives bias to the rear face of a semiconductor chip) in a package substrate, and the rear face of a semiconductor chip are electrically connectable according to the package substrate of this invention, using electroconductive glue.

[0076] (2) According to the package substrate of . this invention, by the ability pasting up a semiconductor chip and a package substrate also on fields other than electroconductive glue using an adhesive high insulating layer, the adhesive property of a semiconductor chip and a package substrate can be improved, and it can consider as the package substrate which can prevent exfoliation with a semiconductor chip and a package substrate, and it is highly efficient and, moreover, the semiconductor device using the package substrate of this invention can be used as a highly reliable semiconductor device.

[0077] (3) According to the manufacture approach of the semiconductor device of . this

invention, while setting a semiconductor chip to the front face of the package substrate of this invention which used and mentioned electroconductive glue above in the condition of having turned immobilization (clinging), the electrode (electrode which gives bias to the rear face of a semiconductor chip) in a package substrate, and the rear face of a semiconductor chip are electrically connected using electroconductive glue.

[0078] Therefore, since the field of ring-like opening is a sufficiently large field by installing ring-like opening in the package base of a package substrate compared with dispersion in the flow phenomenon of electroconductive glue according to the manufacture approach of the semiconductor device of this invention, it can prevent that a flow of electroconductive glue overflows into the outside of ring-like opening. Moreover, overflowing into the outside of circular ring-like opening can prevent electroconductive glue completely by spreading in a circle configuration by applying the package substrate used as circular ring-like opening in ring-like opening.

[0079] Moreover, in the package base of a package substrate, since it is in a condition thicker than the insulator layer (the 1st insulator layer) of the outside of ring-like opening by installing the insulator layer (the 1st insulator layer) and the insulator layer (the 2nd insulator layer) inside opening of the shape of the ring, a clearance can be existence ized between the front face of the package base of the outside of ring-like opening, and the rear face of a semiconductor chip.

[0080] (4) According to the manufacture approach of the semiconductor device of . this invention, it sets at the package base of a package substrate. Since it is in a condition thicker than the insulator layer (the 1st insulator layer) of the outside of ring-like opening by installing the insulator layer (the 1st insulator layer) and the insulator layer (the 2nd insulator layer) inside opening of the shape of the ring A clearance can be existence ized between the front face of the package base of the outside of ring-like opening, and the rear face of a semiconductor chip. By performing the process which embeds the insulating layer which consists of liquefied resin for the closures etc. in the clearance between the package base of a package substrate, and a semiconductor chip By the insulating layer with an adhesive property (adhesive strength) stronger than electroconductive glue, since the package base and the semiconductor chip of a package substrate are adhesion ized, the adhesive property of the package base of a package substrate and a semiconductor chip can be strengthened.

[0081] According to the manufacture approach of the semiconductor device of this invention, therefore, by the ability strengthening the adhesive property of the package base of a package substrate, and a semiconductor chip Since izing of the generating phenomenon of unnecessary stress can be extremely carried out [ \*\*\*\* ] in back

processes, such as a heat treatment process, while being able to prevent generating of exfoliation with the package base of a package substrate, and a semiconductor chip In back processes, such as a heat treatment process, it can prevent reduction izing the engine performance and reliability of a package substrate and a semiconductor chip.

[0082] (5) According to the manufacture approach of the semiconductor device of . this invention, by having set the semiconductor chip to the package substrate of this invention, the electrode (electrode which gives bias to the rear face of a semiconductor chip) in a package substrate, and the rear face of a semiconductor chip can be electrically connected using electroconductive glue, and, moreover, a highly reliable semiconductor device can be manufactured by the high manufacture yield with high performance.

[0083] (6) According to the semiconductor device of . this invention, by being what has set the semiconductor chip to the package substrate of this invention, while the electrode (electrode which gives bias to the rear face of a semiconductor chip) in a package substrate, and the rear face of a semiconductor chip are electrically connectable using electroconductive glue, it is highly efficient and, moreover, can consider as a highly reliable semiconductor device.

[0084] Furthermore, since the field which connects electrically the electrode (electrode which gives bias to the rear face of a semiconductor chip) in a package substrate, and the rear face of a semiconductor chip using electroconductive glue by being what has set the semiconductor chip to the package substrate of this invention can be made small according to the semiconductor device of this invention, it can consider as the miniaturized semiconductor device.

### DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the outline top view showing the package substrate which is the gestalt 1 of operation of this invention.

[Drawing 2] It is the outline sectional view showing the A-A view cross section in drawing 1.

[Drawing 3] It is the outline top view showing the manufacture approach of the semiconductor device which is the gestalt 2 of operation of this invention.

[Drawing 4] It is the outline sectional view showing the A-A view cross section in drawing 3.

[Drawing 5] It is the outline sectional view showing the manufacture approach of the

semiconductor device which is the gestalt 2 of operation of this invention.

[Drawing 6] It is the outline sectional view showing the manufacture approach of the semiconductor device which is the gestalt 2 of operation of this invention.

[Drawing 7] It is the outline sectional view showing the manufacture approach of the semiconductor device which is the gestalt 2 of operation of this invention.

[Drawing 8] It is the outline sectional view showing the manufacture approach of the semiconductor device which is the gestalt 2 of operation of this invention.

[Drawing 9] It is the outline top view showing the package substrate which is the gestalt 3 of operation of this invention.

[Drawing 10] It is the outline sectional view showing the A-A view cross section in drawing 9.

[Drawing 11] It is the outline top view showing the manufacture approach of the semiconductor device which is the gestalt 4 of operation of this invention.

[Drawing 12] It is the outline sectional view showing the A-A view cross section in drawing 11.

[Drawing 13] It is the outline sectional view showing the manufacture approach of the semiconductor device which has operation of this invention gestalt 4.

[Drawing 14] It is the outline sectional view showing the manufacture approach of the semiconductor device which is the gestalt 4 of operation of this invention.

[Drawing 15] It is the outline sectional view showing the manufacture approach of the semiconductor device which is the gestalt 4 of operation of this invention.

[Drawing 16] It is the outline sectional view showing the manufacture approach of the semiconductor device which is the gestalt 4 of operation of this invention.

### [Description of Notations]

- 1 Package Substrate
- 2 Package Base
- 3 Wiring Layer
- 4 Wiring Layer
- 5 Pad for External Electrodes
- 6 Wiring Layer
- 7 Electrode
- 8 Insulator Layer (1st Insulator Layer)
- 9 Insulator Layer (2nd Insulator Layer)
- 10 Opening
- 11 Opening
- 12 Ring-like Opening

- 12a Opening
- 13 Semiconductor Chip
- 14 Electroconductive Glue
- 15 Bonding Wire
- 16 Insulating Layer
- 17 Pewter Ball

Abstract:

PROBLEM TO BE SOLVED: To prevent peeling of a semiconductor chip from a package substrate by improving the adhesive property between the chip and substrate. SOLUTION: An electrode 7 which gives a bias to the rear surface of a semiconductor chip is set up in the central part on the surface of the package base 2 of a package substrate 1. An annular opening 12 is made through an insulating film (first insulating film) 8 formed on the surface of the electrode 7. Then another insulating film (second insulating film) 9 is formed on the surface of the insulating film 8 in the annular openings 12.

[Translation done.]

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-133742 (P2000-133742A)

(43)公開日 平成12年5月12日(2000.5.12)

			TP T			デーマコート (参考)
(51) Int.CL?		微別記号	• •	00/10	न	5F047
H01L 2	23/12 21/52		HO1L		_	
				21/52	E	
				23/12	L	


		審查請求	未請求 請求項の数9 OL (全 11 頁)			
(21)出願書号	特數平10-3023 <del>99</del>	(71)出職人	000005108 株式会社日立製作所			
(22)出願日	平成10年10月23日(1998.10.23)	(72)発明者	東京都千代田区神田豊河台四丁目 6 番地 東助 元大 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内			
		(72)発明者				
		(74)代理人	100080001 介理士 尚井 大和			
		ŀ	最終質に続く			

## (54) 【発明の名称】 パッケージ基板およびそれを用いた半導体整備ならびにその製造方法

### (57)【要約】

【課題】 半導体チップとパッケージ基板との接着性を 向上でき、半導体チップとパッケージ基板との剥離を防 止できるパッケージ基板およびそれを用いた半導体装置 ならびにその製造方法を提供する。

【解決手段】 パッケージ基板 1 におけるパッケージベ ース 2 の表面の中央部に、半導体チップの裏面にパイア スを与える電極7が設置されており、電極7の表面に形 成されている絶縁膜(第1の絶縁膜)8にリング状の関 口部12が設置されており、リング状の閉口部12の内 側の絶縁膜(第1の絶縁膜)8の表面に絶縁膜(第2の 絶縁膜)9が設置されているものである。



P.40/80

特開2000-133742

(2)

### 【特許請求の範囲】

【請求項1】 パッケージベースの表面の中央部に、半 導体チップの裏面にバイアスを与える電極が設置されて おり、前記電極の表面に形成されている第1の絶縁膜に リング状の閉口部が設置されており、前記関口部の内側 の前記第1の絶縁膜の表面に第2の絶縁膜が設置されて いることを特徴とするパッケージ基板。

1

【請求項2】 請求項1記載のパッケージ基板であって、前記リング状の開口部は、円形リング状の開口部であることを特徴とするパッケージ基板。

【請求項3】 バッケージベースの表面の中央部に、半導体チップの裏面にバイアスを与える電極が設置されており、前記電極の表面に形成されている第1の絶縁膜の中央部に開口部が設置されており、前配開口部の外側の前記第1の絶縁膜の表面に第2の絶縁膜が設置されていることを特徴とするバッケージ基板。

【請求項4】 請求項3記載のパッケージ基板であって、前記開口部の平面形状は、円形であり、前記第2の 絶縁膜の平面形状は、前記半導体チップの平面形状より も小さい平面形状であることを特徴とするパッケージ基 20 板。

【請求項5】 請求項1~4のいずれか1項に記載のパッケージ基板であって、前記電極は、前記半導体チップの平面形状よりも小さい平面形状を有するものであり、前記パッケージ基板は、BGA基板またはPGA基板であることを特徴とするパッケージ基板。

【請求項6】 請求項1~5のいずれか1項に記載のパッケージ基板を用いて、そのパッケージベースの表面における第2の絶縁膜と半導体チップの裏面にバイアスを与える電極の露出部との上に半導体チップが、導電性接 30 着剤を介在して接着されていることを特徴とする半導体装置。

【請求項7】 請求項6記載の半導体装置であって、前記導電性接着剤は、前記半導体チップの平面形状よりも小さい平面形状を有するものであることを特徴とする半導体装置。

【請求項8】 請求項1~5のいずれか1項に記載のパッケージ基板を用いて、そのパッケージベースの表面における第2の絶縁膜と半導体チップの裏面にパイアスを与える電極の露出部との上に半導体チップを、導電性接 40 着剤を介在して接着する工程と、

前記パッケージベースと前記半導体チップとの間に、絶 縁層を埋め込む工程と、

前記パッケージベースの上に、パッケージ用の**絶縁層を** 形成する工程とを有することを特徴とする半導体装置の 製造方法。

【請求項9】 請求項8記載の半導体装置の製造方法であって、前記パッケージベースと前記半導体チップとの間に埋め込まれる前記絶縁層は、前記パッケージ用の絶縁層と異なる材料の絶縁層とされている、または前記パ 50

2

ッケージ用の絶縁層と同一の材料からなる絶縁層とされ ていることを特徴とする半導体装置の製造方法。

### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、パッケージ基板およびそれを用いた半導体装置ならびにその製造方法に関し、特に、半導体チップとパッケージ基板との接着性を向上でき、半導体チップとパッケージ基板との剥離を防止できるパッケージ基板およびそれを用いた半導体装置 ならびにその製造方法に関するものである。

### [0002]

【従来の技術】ところで、本発明者は、バッケージ基板 およびそれを用いた半導体装置について検討した。以下 は、本発明者によって検討された技術であり、その概要 は次のとおりである。

【0003】すなわち、最近のLSI(Large Scale In tegrated Circuit)などの半導体集積回路装置において、ワークステーションやパソコンなどに使用されている場合、性能の向上と共に多ピン化が必要となっており、BGA(ball grid array)やCSP(chip size package)のパッケージ構造のものが採用されている。【0004】この場合、パッケージ基板としてのBGA基板において、BGA基板の中央部にLSIチップなどの半導体チップを搭載し、半導体チップのボンディングパッド(チップ上の電気端子)とBGA基板のパッド(BGA基板の各辺の端部に設定されているパッド)とをボンディングワイヤによって、電気的に接続されている。

【0005】また、半導体チップの裏面とBGA基板と を電気的に接続することが必要な場合、半導体チップの 裏面とBGA基板とを銀ペーストを用いて接着されており、半導体チップの裏面とBGA基板の電極とを電気的 に接続されている。

【0006】なお、前述したBGA基板を使用している 半導体装置について記載されている文献としては、例えば特開平8-288316号公報に記載されているもの がある。

### [0007]

【発明が解決しようとする課題】ところが、前述したBGA基板を使用している半導体装置の場合、銀ペーストは、接着強度が十分でないため、BGA基板に球形のハンダボールを取り付ける時の熱履歴および温度サイクル試験により、半導体チップとBGA基板との間の剝離が発生するという問題点がある。

【0008】また、半導体チップとBGA基板とが剥離すると、さらなる温度サイクルにより、半導体チップの周囲のソルダレジストが破断し、半導体チップの下部に配置されているBGA基板における配線が断線するという問題点が発生している。

【0009】したがって、前記の特開平8-28831

(3)

特開2000-133742

3

6号公報に記載されている半導体装置などにおいて、B GA基板に半導体チップが固着されている側の反対側 に、半導体チップ側とはほ同じサイズの金属パターンお よびソルダレジストを設けている態様のものがある。こ の態様によって、BGA基板の反りを防止し、半導体チ ップがBGA基板から剥離するのが防止できるとされて おり、信頼性が高い半導体装置が得られると記載されて いる。

【0010】しかし、本発明者の検討の結果、前述した 金属パターンより内側にグランド電位以外の球形のハン 10 ダボールを設置できないという問題点が発生する。ま た、半導体チップの裏面のバイアスを取るために、半導 体チップの裏面とBGA基板における半導体チップの固 着面側のソルダレジストの外周の電極とを導電性接着剤 で接続していることにより、BGA基板のサイズが大き くなってしまうという問題点が発生する。

【0011】本発明の目的は、半導体チップとパッケー ジ基板との接着性を向上でき、半導体チップとパッケー ジ基板との剥離を防止できるパッケージ基板およびそれ を用いた半導体装置ならびにその製造方法を提供するこ 20 とにある。

【0012】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

### [0013]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0014】すなわち、(1)、本発明のパッケージ基 板は、パッケージベースの表面の中央部に、半導体チッ 30 プの裏面にバイアスを与える電極が設置されており、電 **極の表面に形成されている第1の絶縁膜にリング状の開** 口部が設置されており、関口部の内側の第1の絶縁膜の **表面に第2の絶縁膜が設置されているものである。** 

【〇〇15】(2)、本発明のパッケージ基板は、パッ ケージベースの表面の中央部に、半導体チップの裏面に バイアスを与える電極が設置されており、電極の表面に 形成されている第1の絶縁膜の中央部に開口部が設置さ れており、リング状の閉口部の外側の第1の絶縁膜の表 面に第2の絶縁膜が設置されているものである。

【0016】(3). 本発明の半導体装置は、前記 (1) または(2) 記載のパッケージ基板を用いて、そ のパッケージベースの表面における第2の絶縁膜と半導 体チップの裏面にバイアスを与える電極の露出部との上 に半導体チップが、導電性接着剤を介在して接着されて いるものである。

【0017】(4)、本発明の半導体装置の製造方法 は、前記(1)または(2)記載のパッケージ基板を用 いて、そのパッケージベースの表面における第2の絶縁 膜と半導体チップの裏面にバイアスを与える電極の露出 50

部との上に半導体チップを、導電性接着剤を介在して接 着する工程と、パッケージベースと半導体チップとの間 に、絶縁層を埋め込む工程と、パッケージペースの上 に、パッケージ用の絶縁層を形成する工程とを有するも のである。

### [0018]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。なお、実施の形態を説明す るための全図において同一機能を有するものは同一の符 号を付し、重複説明は省略する。

【0019】(実施の形態1)図1は、本発明の実施の 形態1であるパッケージ基板を示す概略平面図である。 図2は、図1におけるA-A矢視断面を示す機略断面図 である。

【0020】図1および図2に示すように、本実施の形 態のパッケージ基板1は、BGA(ball grid array ) 基板であり、四角形のパッケージベース2の裏面に外部 端子としてのハンダボール(ボール)が配置されるもの である。なお、本実施の形態のパッケージ基板1の他の 態様として、ハンダボールを電線状態のピン線に変換し たパッケージ基板の構造のものであるPGA(pin grid array) 基板とすることができる。

【0021】本実施の形態のパッケージ基板1は、四角 形のパッケージベース2の内部および表面ならびに裏面 に信号用配線層などの配線層3が設置されている。その 配線層3に電気的に接続されていて、スルーホールに埋 め込まれているプラグ状の配線層4が含まれており、各 々の配譲層3の間には絶縁膜が介在している。パッケー ジベース2の表面の周辺における各辺に外部電極用バッ ド5が複数個配置されている。 パッケージベース2の裏 面に外部端子としてのハンダボールが電気的に接続され る配線層 6 が配置されている。また、パッケージベース 2の表面および裏面に設置されている配線層3、6など の表面を絶縁化するための絶縁膜(第1の絶縁膜)8が 設置されている。

【0022】この場合、外部電極用パッド5が配置され ている領域の絶縁膜(第1の絶縁膜)8には、外部電極 用パッド5の表面の一部を露出するための開口部10が 設置されている。また、外部端子としてのハンダボール が電気的に接続される配線層6が配置されている領域の 絶縁膜8には、その配線層6の表面の一部を露出するた めの開口部11が設置されている。なお、前述した本実 施の形態のパッケージ基板1における構成要素およびそ の形態は、種々の態様を採用することができる。

【0023】次に、本実施の形態のパッケージ基板1の 特徴となっている構成を説明する。

【0024】まず、本実施の形態のパッケージ基板1 は、四角形のパッケージベース2の表面の中央部に半導 体チップの裏面にバイアスを与える電極 7 が設置されて いる。この場合、半導体チップの裏面にパイアスを与え

ΔĤ

(4)

特開2000-133742

る電極7は、半導体チップの平面形状よりも小さい平面 形状を有するものである。また、半導体チップの裏面に パイアスを与える電優?の表面には、パッケージベース 2の表面に設置されている配線層3および電極7などの **表面を絶縁化するための絶縁膜(第1の絶縁膜)8が設** 置されている。

【0025】また、本実施の形態のパッケージ基板1 は、四角形のパッケージベース2の表面の中央部に設置 されている電極(半導体チップの裏面にパイアスを与え る電極)7の表面に配置されている絶縁膜(第1の絶縁 10 膜)8に、リング状の開口部12が設置されている。こ の場合、本実施の形態のパッケージ基板 1 におけるリン グ状の関ロ部12は、円形リング状の閉口部とされてい る。

【0026】また、リング状の関口部12の内側の絶縁 膜(第1の絶縁膜)8の表面に絶縁膜(第2の絶縁膜) 9が形成されている。したがって、電極7の上のリング 状の閉口部12の内側の絶縁膜は、絶縁膜(第1の絶縁 膜)8の膜厚よりも大きい状態の絶縁膜の状態とされて いる。本発明者の検討の結果、絶縁膜(第2の絶縁膜) 9の膜厚は、絶縁膜(第1の絶縁膜)8の膜厚と同一ま たはそれ以上の値とされている。

【0027】この場合、絶縁膜(第2の絶縁膜)9は、 ・酸化シリコン膜などからなる無機絶縁膜または樹脂膜な どからなる有機絶縁膜からなるものであり、設計仕様に 応じて、絶縁膜(第1の絶縁膜)8と同様な材料からな る絶縁膜とすることができて、絶縁膜(第1の絶縁膜) 8と同一の製造工程を使用して形成することができる態 様を適用することができる。

【0028】本実施の形態のパッケージ基板1によれ ば、パッケージベース2の表面の中央部に半導体チップ の裏面にパイアスを与える電極7が半導体チップの平面 形状よりも小さい平面形状をもって設置されており、そ の電極7の表面に配置されている絶縁膜(第1の絶縁 膜)8に、リング状の閉口部12が設置されており、リ ング状の関口部12の内側の絶縁膜(第1の絶縁膜)8 の表面に絶縁膜(第2の絶縁膜)9が形成されていて、 電極7の上のリング状の閉口部12の内側の絶縁膜は、 絶縁膜(第1の絶縁膜)8の膜厚よりも大きい状態の絶 繰騰の状態とされている。

【0029】したがって、本実施の形態のパッケージ基 板 1 によれば、導電性接着剤を使用して、パッケージ基 板1の表面に半導体チップを固定(取り付け)化した状 趙でセットすると共にバッケージ基板 1 における電極 (パッケージベース2の表面の中央部にある電極であ り、半導体チップの裏面にパイアスを与える電極)7と 半導体チップの裏面とを導電性接着剤を用いて電気的に 接続することができる。

【0030】また、本実施の形態のパッケージ基板1に

パッケージ基板1とを接着性の高い絶縁層を使用して接 着できることにより、半導体チップとパッケージ基板 1 との接着性を向上でき、半導体チップとパッケージ基板 1 との剥離を防止できるパッケージ基板 1 とすることが でき、本実施の形態のパッケージ基板1を用いた半導体 装遣を、高性能でしかも高信頼度の半導体装置とするこ とができる。

【0031】(実施の形態2)図3は、本発明の実施の 形態2である半導体装置の製造方法を示す概略平面図で ある。図4は、図3におけるAーA矢視断面を示す概略 断面図である。図5~図8は、本発明の実施の形態2で ある半導体装置の製造方法を示す概略断面図である。本 実施の形態の半導体装置の製造方法は、前述した実施の 形態1のパッケージ基板1を用いたものである。同国を 用いて、本実施の形態の半導体装置の製造方法について 説明する。

【0032】まず、前述した実施の形態1のパッケージ 基板 1 のパッケージベース 2 における絶縁膜(第 2 の絶 繰膜) 9 の表面に銀ペーストなどからなる導電性接着剤 20 14を塗布する。この場合、他の態様として、LSLチ ップなどの半導体チップ13の裏面の中央部に、導電性 接着剤14を塗布する態様とすることができる。その 後、パッケージ基板1の上に半導体チップ13を搭載し た後、熱処理を行って、半導体チップ13の裏面とバッ ケージ基板1の表面とを導電性接着剤14によって接着 する。これにより、パッケージ基板1の表面に半導体チ ップ14を固定(取り付け)化した状態でセットすると 共にパッケージ基板 1 における電極(パッケージベース 2 の表面の中央部にある電径であり、半導体チップの裏 面にパイアスを与える電極)7と半導体チップ13の裏 面とを導電性接着剤14を用いて電気的に接続する(図 3. 図4)。

【0033】この場合、パッケージ基板1のパッケージ ベース2において、リング状の閉口部12が設置されて いることにより、リング状の閉口部12の領域が導電性 接着剤14の流動現象のばらつきに比べ、十分大きい傾 域であるので、導電性接着剤14の流動がリング状の関 口部12の外側にはみ出すことが防止できる。また、リ ング状の閉口部12を円形リング状の閉口部12とされ たパッケージ基板1を適用することにより、導電性接着 剤14は、円形状に広がることにより、円形リング状の 開口部12の外側にはみ出すことが完全に防止すること ができる。

【0034】また、パッケージ基板1のパッケージベー ス2において、そのリング状の開口部12の内側に絶縁 膜(第1の絶縁膜)8と絶縁膜(第2の絶縁膜)9とが 設置されていることにより、リング状の関口部12の外 側の絶縁膜(第1の絶縁膜)8よりも厚い状態であるの で、リング状の関口部12の外側のパッケージベース2 よれば、導電性接着剤以外の領域にも、半導体チップと 50 の表面と半導体チップ13の裏面との間に隙間を存在化

特別2000-133742

(5)

することができる。

【0035】その後、ワイヤボンディング装置を使用し て、半導体チップ13における外部電極としてのボンデ ィングパッドとパッケージ基板 1 のパッケージベース 2 における外部電極用バッド5とを金線またはアルミニウ ム線などからなるボンディングワイヤ15を用いて電気 的に接続する工程を行う(図5)。

7

【0036】次に、パッケージ基板1のパッケージベー ス2と半導体チップ13との間における隙間に、絶縁層 16を埋め込む工程を行う(図6)。この場合、絶縁層 16は、パッケージ用の封止樹脂と同一の材料からなる 絶縁層であるが、他の態様として、封止樹脂と異なる材 料の絶縁層を使用した態様とすることができる。

【0037】その後、樹脂封止装置を使用して、パッケ ージ基板1のパッケージベース2の上に、封止用樹脂な どからなるパッケージ用の絶縁層16を形成する工程を 行い、半導体チップ13とポンディングワイヤ16とを バッケージ用の絶縁層16によって、実装化する(図 7) .

【0038】次に、パッケージ基板1のパッケージベー 20 ス2の裏面における配線層6の裏面に、はんだのボール 状電極であるハンダボール(ボール)17をセットす る。この場合、本実施の形態のパッケージ基板1は、B GA基板であり、パッケージベース2の裏面に外部端子 としてのハンダボール(ボール)17を配置するもので あるが、本実施の形態のパッケージ基板1の他の態様と して、ハンダポール17を電線状態のピン線に変換した パッケージ基板の構造のものであるPGA基板とするこ とができる。

【0039】その後、熱処理を行って、ハンダボール) 7の一部を液状化して、ハンダボール17をパッケージ 基板1のパッケージベース2における配線層6に接着化 する。次に、熱処理を終えることにより、ハンダボール - 1 7を固定化して、ハンダボール 1 7をパッケージ基板 1 の配線層 6 に接着(固定)化し、パッケージ基板 1 の パッケージベース 2 における配線層 6 にハンダボール 1 7を電気的に接続する(図8)。

【〇〇4〇】本実施の形態の半導体装置の製造方法によ れば、導電性接着剤14を使用して、前述した実施の形 **飯1のパッケージ基板1の表面に半導体チップ13を固 40** 定(取り付け)化した状態でセットすると共にパッケー ジ基板 1 における電極(半導体チップの裏面にパイアス を与える電極)7と半導体チップ13の裏面とを導電性 接着剤14を用いて電気的に接続している。

【0041】したがって、本実施の形態の半導体装置の 製造方法によれば、パッケージ基板1のパッケージベー ス2において、リング状の閉口部12が設置されている ことにより、リング状の関口部12の領域が導電性接着 剤14の流動現象のばらつきに比べ、十分大きい領域で あるので、導電性接着剤14の流動がリング状の開口部 50 ぱ、前述した実施の形態1のパッケージ基板1に半導体

1 2の外側にはみ出すことが防止できる。また、リング 状の開口部12を円形リング状の関口部12とされたパ ッケージ基板 1 を適用することにより、導電性接着剤 1 4 は、円形状に広がることにより、円形リング状の開口 部12の外側にはみ出すことが完全に防止することがで

【0042】また、パッケージ基板1のパッケージベー ス2において、そのリング状の開口部12の内側に絶縁 膜(第1の絶縁膜)8と絶縁膜(第2の絶縁膜)9とが 設置されていることにより、リング状の関口部12の外 側の絶縁膜(第1の絶縁膜)8よりも厚い状態であるの で、リング状の関口部12の外側のパッケージベース2 の表面と半導体チップ13の裏面との間に隙間を存在化 することができる。

【0043】本実施の形態の半導体装置の製造方法によ れば、パッケージ基板1のパッケージペース2におい て、そのリング状の開口部12の内側に絶縁膜(第1の 絶縁膜)8と絶縁膜(第2の絶縁膜)9とが設置されて いることにより、リング状の開口部12の外側の絶縁膜 (第1の絶縁膜) 8よりも厚い状態であるので、リング 状の閉口部12の外側のパッケージベース2の表面と半 導体チップ13の裏面との間に隙間を存在化することが でき、パッケージ基板1のパッケージベース2と半導体 チップ13との間における隙間に、液状の封止用樹脂な どからなる絶縁層16を埋め込む工程を行っていること により、導電性接着剤14よりも接着性(接着力)が強 い絶縁層16によって、パッケージ基板1のパッケージ ベース2と半導体チップ13とを接着化しているので、 パッケージ基板 1 のパッケージベース 2 と半導体チップ 13との接着性を強くすることができる。

【0044】したがって、本実施の形態の半導体装置の 製造方法によれば、パッケージ基板1のパッケージペー ス2と半導体チップ13との接着性を強くすることがで きることにより、熱処理工程などの後工程において、パ ッケージ基板1のパッケージベース2と半導体チップ1 3 との剥離の発生を防止することができると共に不要な 応力の発生現象を極めて低減化できるので、熱処理工程 などの後工程において、パッケージ基板 1 および半導体 チップ13の性能および信頼度を低減化されることを防 止できる。

【0045】その結果、本実施の形態の半導体装置の製 造方法によれば、前述した実施の形態 1 のパッケージ基 板1に半導体チップ13をセットしていることにより、 バッケージ基板 1 における電極(半導体チップの裏面に バイアスを与える電極)7と半導体チップ13の裏面と を導電性接着剤14を用いて電気的に接続することがで き、しかも高性能で高信頼度の半導体装置を高製造歩留 りによって製造することができる。

【0046】また、本実施の形態の半導体装置によれ

特開2000-133742

(6)

9

チップ13をセットしているものであることにより、バッケージ基板1における電極(半導体チップの裏面にバイアスを与える電極)7と半導体チップ13の裏面とを導電性接着剤14を用いて電気的に接続することができると共に高性能でしかも高信頼度の半導体装置とすることができる。

【0047】さらに、本実施の形態の半導体装置によれば、前述した実施の形態1のパッケージ基板1に半導体チップ13をセットしているものであることにより、パッケージ基板1における電極(半導体チップの裏面にバ 10イアスを与える電極)7と半導体チップ13の裏面とを導電性接着剤14を用いて電気的に接続する領域を小さくすることができるので、小型化された半導体装置とすることができる。

【0048】(実施の形態3)図9は、本発明の実施の 形態3であるパッケージ基板を示す機略平面図である。 図10は、図9におけるA-A矢視断面を示す機略断面 図である。

【0049】図9および図10に示すように、本実施の 形態のパッケージ基板1は、四角形のパッケージベース 20 2の表面の中央部に半導体チップの裏面にパイアスを与 える電極7が設置されている。この場合、半導体チップ の裏面にパイアスを与える電極7は、半導体チップ の裏面にパイアスを与える電極7は、半導体チップの平 面形状よりも小さい平面形状を有するものである。ま た、半導体チップの裏面にパイアスを与える電極7の表 面には、パッケージベース2の表面に設置されている配 線層3などの表面を絶縁化するための絶縁膜(第1の絶 縁難)8が設置されている。

【0050】また、本実施の形態のパッケージ基板1は、四角形のパッケージベース2の表面の中央部に設置 30 されている電極(半導体チップの裏面にバイアスを与える電極)7の表面に配置されている絶縁膜(第1の絶縁膜)8の中央部に、開口部12aが設置されている。この場合、本実施の形態のパッケージ基板1は、開口部12aの平面形状は、円形とすると良い構造にすることができるが、他の構造の開口部12aの態様とすることもできる。

【0051】また、関口部12aの外側の絶縁膜(第1の絶縁膜)8の表面に絶縁膜(第2の絶縁膜)9が形成されている。この場合、本実施の形態のバッケージ基板1は、絶縁膜(第2の絶縁膜)9の平面形状は、半導体チップの平面形状よりも小さい平面形状とされている。したがって、電極7の上の閉口部12aの外側近傍の絶縁膜は、絶縁膜(第1の絶縁膜)8の膜厚よりも大きい状態の絶縁膜の状態とされている。本発明者の検討の結果、絶縁膜(第2の絶縁膜)9の膜厚は、絶縁膜(第1の絶縁膜)8の膜厚と同一またはそれ以上の値とされている。

【0052】この場合、絶縁膜(第2の絶縁膜)9は、 る。この場合、他の態様として、LS1デッノなどの主酸化シリコン膜などからなる無機絶縁膜または樹脂膜な 50 導体チップ13の裏面の中央部に、導電性接着剤14を

10

どからなる有機絶縁膜からなるものであり、設計仕様に 応じて、絶縁膜(第1の絶縁膜)8と同様な材料からな る絶縁膜とすることができて、絶縁膜(第1の絶縁膜) 8と同一の製造工程を使用して形成することができる態 様を適用することができる。

【0053】本実施の形態のパッケージ基板1は、前述した構成要素が特徴であり、それ以外の構成要素は、前述した実施の形態1のパッケージ基板1と同様な構造であることにより、説明を省略する。

【0054】本実施の形態のバッケージ基板1によれば、バッケージベース2の表面の中央部に半導体チップの裏面にバイアスを与える電極7が半導体チップの平面形状よりも小さい平面形状をもって設置されており、その電極7の表面に配置されている絶縁膜(第1の絶縁膜)8の中央部に、開口部12aが設置されており、関口部12aの外側近傍の絶縁膜(第1の絶縁膜)8の表面に絶縁膜(第2の絶縁膜)9が形成されていて、電極7の上の開口部12aの外側近傍の絶縁膜は、絶縁膜(第1の絶縁膜)8の膜厚よりも大きい状態の絶縁膜の状態とされている。

【0055】したがって、本実施の形態のパッケージ基板1によれば、導電性接着剤を使用して、パッケージ基板1の表面に半導体チップを固定(取り付け)化した状態でセットすると共にパッケージ基板1における電極(半導体チップの裏面にパイアスを与える電極)7と半導体チップの裏面とを導電性接着剤を用いて電気的に接続することができる。

【0056】また、本実施の形態のパッケージ基板1によれば、導電性接着剤以外の領域にも、半導体チップとパッケージ基板1とを接着性の高い絶縁層を使用して接着できることにより、半導体チップとパッケージ基板1との接着性を向上でき、半導体チップとパッケージ基板1との剥離を防止できるパッケージ基板1とすることができ、本実施の形態のパッケージ基板1を用いた半導体装置を、高性能でしかも高信頼度の半導体装置とすることができる。

【0057】(実施の形態4)図11は、本発明の実施の形態4である半導体装置の製造方法を示す概略平面図である。図12は、図11におけるA-A矢視断面を示す概略断面図である。図13~図16は、本発明の実施の形態4である半導体装置の製造方法を示す概略断面図である。本実施の形態の半導体装置の製造方法は、前述した実施の形態3のパッケージ基板を用いたものである。同図を用いて、本実施の形態の半導体装置の製造方法について説明する。

【0058】まず、前述した実施の形態3のバッケージ 基板1のバッケージベース2における関口部12aの表 面に銀ペーストなどからなる導電性接着剤14を塗布す る。この場合、他の態様として、LSIチップなどの半 達休チップ13の裏面の中央部に、導電性接着剤14を (7)

10

特開2000-133742

11

協布する態様とすることができる。その後、パッケージ 基板1の上に半導体チップ13を搭載した後、熱処理を 行って、半導体チップ13の裏面とパッケージ基板1の 表面とを導電性接着剤14によって接着化する。導電性 接着剤14を固定化して、パッケージ基板1の表面に半 導体チップ13を固定(取り付け)化した状態でセット すると共にパッケージ基板1における電極(半導体チップの裏面にパイアスを与える電極)7と半導体チップ1 3の裏面とを導電性接着剤14を用いて電気的に接続する(図11、図12)。

【0059】この場合、パッケージ基板1のパッケージベース2において、開口部12aおよび絶縁膜(第2の絶縁膜)9が設置されていることにより、開口部12aおよび絶縁膜(第2の絶縁膜)9の領域が熱処理により液状化された導電性接着剤14の流動現象のばらつきに比べ、十分大きい領域であるので、液状化された導電性接着剤14の流動が絶縁膜(第2の絶縁膜)9の外側近傍以外の領域にはみ出すことが防止できる。

【0060】また、パッケージ塞板1のパッケージベース2において、閉口部12aの外側近傍に絶縁膜(第1 20の絶縁膜)8と絶縁膜(第2の絶縁膜)9とが設置されていることにより、それ以外の領域の絶縁膜(第1の絶縁膜)8よりも厚い状態であるので、絶縁膜(第2の絶縁膜)9の外側のパッケージベース2の表面と半導体チップ13の裏面との間に隙間を存在化することができる。

【0061】その後、ワイヤボンディング装置を使用して、半導体チップ13における外部電極としてのボンディングパッドとパッケージ基板1のパッケージベース2における外部電極用パッド5とを金線またはアルミニウ 30ム線などからなるボンディングワイヤ15を用いて電気的に接続する工程を行う(図13)。

【0062】次に、バッケージ基板1のパッケージベース2と半導体チップ13との間における隙間に、液状の 対止用樹脂などからなる絶縁層16を埋め込む工程を行う(図14)。この場合、液状の封止用樹脂からなる絶縁層16は、バッケージ用の絶縁層と同一の材料からなる絶縁層であるが、他の態様として、パッケージ用の絶縁層と異なる材料の絶縁層を使用した態様とすることができる。

[0063] その後、樹脂封止装置を使用して、パッケージ基板1のパッケージペース2の上に、封止用樹脂などからなるパッケージ用の絶縁層16を形成する工程を行い、半導体チップ13とボンディングワイヤ16とをパッケージ用の絶縁層16によって、実装化する(図15)。

【0064】次に、パッケージ基板1のパッケージベース2の裏面における配線階6の裏面に、はんだのボール 状電極であるハンダボール(ボール)17をセットす 12

G A 基板であり、パッケージベース2の裏面に外部端子としてのハンダボール(ボール)17を配置するものであるが、本実施の形態のパッケージ基板1の他の態様として、ハンダボール17を電線状態のピン線に変換したパッケージ基板の構造のものであるP G A 基板とすることができる。

【0065】その後、熱処理を行って、ハンダボール17の一部を液状化して、ハンダボール17をパッケージ基板1のパッケージベース2における配線層6に接着化する。次に、熱処理を終えることにより、ハンダボール17を固定化して、ハンダボール17を内定化して、ハンダボール17をパッケージ基板1のパッケージベース2における配線層6にハンダボール17を電気的に接続する(図16)。

【0066】本実施の形態の半導体装置の製造方法によれば、導電性接着剤14を使用して、前述した実施の形態3のパッケージ基板1の表面に半導体チップ14を固定(取り付け)化した状態でセットすると共にパッケージ基板1における電径(半導体チップの裏面にバイアスを与える電極)7と半導体チップ14の裏面とを導電性接着剤14を用いて電気的に接続している。

【0067】パッケージ基板1のパッケージベース2において、の関口部12aおよびその外側近傍に絶縁膜

(第1の絶縁膜) 8と絶縁膜(第2の絶縁膜) 9とが設置されていることにより、それ以外の領域の絶縁膜(第1の絶縁膜) 8よりも厚い状態であるので、絶縁膜(第2の絶縁膜) 9の外側近傍以外の外側のパッケージベース2の表面と半導体チップ13の裏面との間に隙間を存在化することができる。

【0068】本実施の形態の半導体装置の製造方法によ れば、パッケージ基板1のパッケージベース2におい て、開口部12aの外側近傍に絶縁膜(第1の絶縁膜) 8と絶縁膜(第2の絶縁膜)9とが設置されていること により、それ以外の領域の絶縁膜(第1の絶縁膜)8よ りも厚い状態であるので、絶縁膜(第2の絶縁膜)9の 外側近傍以外の外側のパッケージベース2の表面と半導 体チップ13の裏面との間に隙間を存在化することがで き、パッケージ基板1のパッケージベース2と半導体チ ップ13との間における隙間に、液状の封止用樹脂など からなる絶縁層16を埋め込む工程を行っていることに より、導電性接着剤14よりも接着性(接着力)が強い 絶縁層16によって、パッケージ基板1のパッケージベ ース2と半導体チップ13とを接着化しているので、パ ッケージ基板1のパッケージベース2と半導体チップ1 3との接着性を強くすることができる。

【0069】したがって、本実施の形態の半導体装置およびその製造方法によれば、前述した実施の形態2の半導体装置およびその製造方法と同様な効果を得ることができる。

る。この場合、本実施の形態のパッケージ基板 1 は、 B 50 【 0 0 7 0 】以上、本発明者によってなされた発明を発

特開2000-133742

(8)

13

明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることはいうまでも ない。

【0071】例えば、本発明の半導体装置およびその製造方法において、半導体チップとして、LSIチップ以外の種々の半導体チップを適用でき、そのチップに形成されている半導体果子として、MOSFET、CMOSFETまたはパイポーラトランジスタあるいはそれらを組み合わせた半導体果子とすることができ、MOS型、CMOS型、BiMOS型またはBiCMOS型の半導体集積回路装置およびその製造方法に適用できる。

【0072】また、本発明の半導体装置およびその製造 方法は、MOSFET、CMOSFET、BiCMOS FETなどを構成要素とするDRAM(Dynamic Random Access Memory)、SRAM(Static Random Access II emory)などのメモリ系、あるいはロジック系などを有 する種々の半導体集積回路装置およびその製造方法に適 用できる。

[0073]

【発明の効果】本顧において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0074】(1). 本発明のパッケージ基板によれば、パッケージベースの表面の中央部に半導体チップの裏面にパイアスを与える電極が半導体チップの平面形状よりも小さい平面形状をもって設置されており、その電極の表面に配置されている絶縁膜(第1の絶縁膜)に、リング状の閉口部が設置されており、リング状の閉口部の内側の絶縁膜(第1の絶縁膜)の表面に絶縁膜(第2 30 の絶縁膜)が形成されていて、電極の上のリング状の閉口部の内側の絶縁時は、絶縁膜(第1の絶縁膜)の膜厚よりも大きい状態の絶縁膜の状態とされている。

【0075】したがって、本発明のパッケージ基板によれば、導電性接着剤を使用して、パッケージ基板の表面に半導体チップを固定(取り付け)化した状態でセットすると共にパッケージ基板における電極(半導体チップの裏面にバイアスを与える電極)と半導体チップの裏面とを導電性接着剤を用いて電気的に接続することができる。

【0076】(2). 本発明のパッケージ基板によれば、導電性接着剤以外の領域にも、半導体チップとパッケージ基板とを接着性の高い絶縁層を使用して接着できることにより、半導体チップとパッケージ基板との接着性を向上でき、半導体チップとパッケージ基板との剥離を防止できるパッケージ基板とすることができ、本発明のパッケージ基板を用いた半導体装置を、高性能でしかも高度頻度の半導体装置とすることができる。

【0077】(3)、本発明の半導体装置の製造方法に よれば、導電性接着剤を使用して、前述した本発明のバ 50 14

ッケージ基板の表面に半導体チップを固定(取り付け) 化した状態でセットすると共にバッケージ基板における 電極(半導体チップの裏面にバイアスを与える電極)と 半導体チップの裏面とを導電性接着剤を用いて電気的に 接続している。

【0078】したがって、本発明の半導体装置の製造方法によれば、パッケージ基板のバッケージベースにおいて、リング状の開口部が設置されていることにより、リング状の開口部の領域が導電性接着剤の流動現象のばらつきに比べ、十分大きい領域であるので、導電性接着剤の流動がリング状の開口部の外側にはみ出すことが防止できる。また、リング状の関口部を円形リング状の開口部とされたパッケージ基板を適用することにより、導電性接着剤は、円形状に広がることにより、円形リング状の開口部の外側にはみ出すことが完全に防止することができる。

【0079】また、パッケージ基板のパッケージベースにおいて、そのリング状の関口部の内側に絶縁膜(第1 の絶縁膜)と絶縁膜(第2の絶縁膜)とが設置されていることにより、リング状の関口部の外側の絶縁膜(第1 の絶縁膜)よりも厚い状態であるので、リング状の関口部の外側のパッケージベースの表面と半導体チップの裏面との間に隙間を存在化することができる。

【0080】(4).本発明の半導体装置の製造方法によれば、パッケージ基板のパッケージベースにおいて、そのリング状の閉口部の内側に絶縁膜(第1の絶縁膜)と地縁膜(第2の絶縁膜)とが設置されていることにより、リング状の閉口部の外側の絶縁膜(第1の絶縁膜)よりも厚い状態であるので、リング状の閉口部の外側のパッケージベースの表面と半導体チップの裏面との間に練聞を存在化することができ、パッケージ基板のパッケージベースと半導体チップとの間における隙間に、液状の封止用樹脂などからなる絶縁層を埋め込む工程を行っていることにより、導電性接着剤よりも接着性(接着力)が強い絶縁層によって、パッケージ基板のパッケージベースと半導体チップとを接着化しているので、パッケージ基板のパッケージベースと半導体チップとの接着性を強くすることができる。

【0081】したがって、本発明の半導体装置の製造方法によれば、パッケージ基板のパッケージベースと半導体チップとの接着性を強くすることができることにより、熱処理工程などの後工程において、パッケージ基板のパッケージベースと半導体チップとの剥離の発生を防止することができると共に不要な応力の発生現象を極めて低減化できるので、熱処理工程などの後工程において、パッケージ基板および半導体チップの性能および信頼度を低減化されることを防止できる。

【0082】(5).本発明の半導体装置の製造方法によれば、本発明のバッケージ基板に半導体チップをセットしていることにより、バッケージ基板における電極

P.47/80

(9)

特開2000-133742

15

(半導体チップの裏面にバイアスを与える電極)と半導体チップの裏面とを導電性接着剤を用いて電気的に接続することができ、しかも高性能で高信頼度の半導体設置を高製造歩留りによって製造することができる。

【0083】(6). 本発明の半導体装置によれば、本 発明のパッケージ基板に半導体チップをセットしている ものであることにより、バッケージ基板における電極

(半導体チップの裏面にパイアスを与える電極) と半導体チップの裏面とを導電性接着剤を用いて電気的に接続することができると共に高性能でしかも高信頼度の半導 10体装置とすることができる。

【0084】さらに、本発明の半導体装置によれば、本 発明のパッケージ基板に半導体チップをセットしている ものであることにより、パッケージ基板における電極

(半導体チップの裏面にバイアスを与える電極)と半導体チップの裏面とを導電性接着剤を用いて電気的に接続する領域を小さくすることができるので、小型化された半導体装置とすることができる。

### 【図面の簡単な説明】

【図1】本発明の実施の形態1であるパッケージ基板を 20 示す概略平面図である。

【図2】図1におけるA-A矢視断面を示す機路断面図である。

【図3】本発明の実施の形態2である半導体装置の製造 方法を示す概略平面図である。

【図4】図3におけるA-A矢視断面を示す概略断面図である。

【図 5 】本発明の実施の形態 2 である半導体装置の製造 方法を示す機略断面図である。

【図 6 】本発明の実施の形態 2 である半導体装置の製造 30 方法を示す概略前面図である。

【図7】本発明の実施の形態2である半導体装置の製造 方法を示す機略断面図である。

【図8】本発明の実施の形態2である半導体装置の製造 方法を示す概略断面図である。 【図9】本発明の実施の形態3であるパッケージ基板を 示す概略平面図である。

【図10】図9におけるA一A矢視筋面を示す概略断面図である。

【図11】本発明の実施の形態4である半導体装置の製造方法を示す機略平面図である。

【図12】図11におけるA-A矢視断面を示す概略断 面図である。

【図13】本発明の実施の形態4ある半導体装置の製造 方法を示す概略断面図である。

【図14】本発明の実施の形態4である半導体装置の製造方法を示す概略断面図である。


【図15】本発明の実施の形態4である半導体装置の製造方法を示す概略断面図である。

【図16】本発明の実施の形態4である半導体装置の製造方法を示す概略断面図である。


### 【符号の説明】

- 1 パッケージ基板
- 2 パッケージベース
- 3 配換層
- 4 配練層
- 5 外部電径用パッド
- 6 配線層
- 7 (監督
- 8 絶縁膜(第1の絶縁膜)
- 9 絶縁膜(第2の絶縁膜)
- 10 第口部
- 11 開口部
- 12 リング状の閉口部
- ) 12a 閉口部
  - 13 半導体チップ
  - 1.4 導電性接着剤
  - 15 ボンディングワイヤ
  - 16 絶縁層
  - 17 ハンダポール

[関2]




[24]




(10)

特開2000-133742



(11)

特開2000-133742



フロントページの統合

(72) 発明者 野瀬 藤明 東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 Fターム(参考) 5F047 AB01 BA33 BB11 BB16